
JSDL2采用高階伺服JSDG2S雙核控制架構,高效的FPGA電流環(huán)算法,且在生產(chǎn)工藝上導入機器人焊接及自動(dòng)化測試設備,除成本更具競爭力,品質(zhì)也有質(zhì)的提升,投入市場(chǎng)后獲得客戶(hù)高度認可。

擁有1.5KHz的頻率響應. 搭配23Bit分辨率. 搭配CANopen/EtherCAT通訊. 內建多種應用功能 (龍門(mén)同動(dòng)/電子凸輪/全閉回路). Auto-Tuning自動(dòng)調適功能進(jìn)化再升級. 薄型化簡(jiǎn)約外觀(guān)設計.